华为计划2027年进一步缩到1微米。
华为:麒麟9050 Pro量产间距1.5微米,2027年目标1微米,靠的是首次量产的逻辑折叠技术!
台积电:SoIC在2025年做到6微米,计划2029年缩到4.5微米
英特尔:Foveros Direct在2026年上半年随Clearwater Forest量产,间距9微米,互连密度超12000个每平方毫米,第二代目标2027-2028年做到3微米!
华为若兑现2027年1微米、随下一代麒麟芯片量产,正好卡在窗口开启的最前端;而台积电的4.5微米、英特尔的3微米、三星的首个亚10纳米DRAM节点,都排在它后面两三年的时间坐标上。
