华为扔出“芯片新定律”：不卷纳米卷时间，换道超车能成吗？

当全世界还在为3纳米、2纳米的光刻机瓶颈焦虑时，华为却换了个赛道。5月25日，华为董事何庭波在IEEE国际会议上抛出重磅炸弹——“韬（τ）定律”，直接宣告：后摩尔时代，比拼的不再是谁把晶体管刻得更细，而是谁能把信号跑得更快。

“τ”是电路时间常数，你可以把它理解成芯片内部的“物流耗时”。摩尔定律的思路，好比拼命往生产线上塞更多工人（缩小晶体管），而韬定律则像重新设计传送带，让零件流转时间最短。华为用“逻辑折叠”等创新技术，将优化目标从物理尺寸变为时间延迟，不依赖最顶级光刻机，也能让芯片性能飙升。

更关键的是，这绝非纸上谈兵。华为透露，过去六年已基于该思路量产381款芯片，覆盖AI、汽车、手机等场景；今年秋季的麒麟芯片将首次完整集成逻辑折叠技术；预计2031年，高端芯片密度可硬刚1.4纳米制程的性能。

这标志着中国半导体首次在全球提出产业级新范式，从“规则跟随”切换到了“范式引领”。正如分析人士所言，韬定律把原本单一的制程追赶赛道，拓展为“制程+系统创新”双赛道，重新定义了未来十年的计算坐标系。当然，新路也需补齐系统级EDA等工具短板，华为已发出邀请，希望产业共同沿着τ的方向走下去。

互动：

你觉得“时间缩微”能带中国芯片逆袭吗？欢迎在评论区留下你的看法！


科普 半导体发展规律