罗马博识：别被10%的市场份额骗了，长鑫存储真正的硬仗不在报表里

有人问，长鑫存储跟三星、美光、海力士的差距到底还有多大。这个问题如果只看新闻标题，很容易得出两个完全相反的结论。一边是长鑫的全球DRAM份额从2025年初的3%一路冲到2026年二季度的10%，稳坐全球第四，增速全球第一，苹果都在测试它的芯片，惠普华硕开始往笔记本里装它的内存。另一边是韩国半导体产业协会给出的评估，DRAM落后约两年，HBM落后约三年。两件事同时是真的。真正值得琢磨的不是差距有没有，而是这个差距藏在什么地方，以及它为什么恰好藏在那里。

先说一个容易被忽略的细节。长鑫的DDR5良率已经突破90%，三星同代产品维持在92%到93%，差距只剩两三个百分点。良率是芯片行业最残酷的指标，它不认故事，不认情怀，只认产线上每一片 wafer 的生死。两三个点的差距，放在五年前是难以想象的。可恰恰是在良率几乎追平的同时，制程节点上横着一道更硬的墙。三星已经推进到1c工艺，11到12纳米级别，长鑫的G5把半间距压到了11.95纳米，纸面上卡进了同一区间，但核心区别不在数字，在于路径。三星、海力士、美光在14纳米节点之后已经转向EUV光刻，海力士和三星用四到六层，美光至少也用一层。长鑫没有EUV，是用DUV四重曝光硬生生把尺寸啃下来的。这就好比别人手里有雕刻刀，你手里只有凿子，凿出来的东西尺寸可以一样，但每一刀的代价、每一层的成本、每一次曝光的良率损耗，全都不一样。

真正拉开身位的不是传统DRAM，是HBM。SK海力士独占全球HBM市场约一半份额，三星三成多，美光接近两成，三家分完了。长鑫的HBM3E刚刚进入试产，良率大约在20%到30%，而SK海力士同类产品的良率在70%左右。更关键的是，三星已经在扩大HBM4销售，并向客户送出了HBM4E样品，长鑫在商用HBM上至少落后一代。HBM不是把DRAM堆起来那么简单。它靠TSV硅通孔把多层芯片垂直打通，每一层的厚度、每一根通孔的可靠性、堆叠之后的散热和应力，全是工程上的硬骨头。长鑫正在尝试用铜铜混合键合绕开部分传统微凸点路径，这是聪明的打法，但工程验证需要时间，而AI算力等不了时间。

还有一个几乎没人在地缘叙事里展开的角度。三星已经在验证4F²结构和垂直通道晶体管，这被看作DRAM进入10纳米以下时代的分水岭，而长鑫目前仍停留在传统架构上。这意味着眼下的制程差距是“一两代”，但如果架构代际切换完成，追赶的起跑线会被重新画一次。当年中国面板产业追上来，靠的不只是京东方自己扩产，是华为、小米、TCL这些下游品牌用订单把产能喂起来，技术才在规模里滚熟。DRAM的逻辑有相似之处。长鑫已经深度绑定阿里云、字节、腾讯、联想、小米，中国终端品牌在全球的出货体量，就是长鑫最厚的那一层缓冲垫。苹果测不测长鑫，惠普装不装长鑫，是锦上添花。真正的底牌是，当本土下游足够大，长鑫就有空间在DUV路径上慢慢磨成本、磨良率、磨架构，而不必在EUV被卡死的那条赛道上跟人拼刺刀。

所以差距还有多大。在报表上，营收差三星六倍多，差美光三倍多，产能只有三星的四分之一左右。在产线上，DDR5良率差两三个点，制程差半代到一代，HBM差两到三年，架构差一次代际跃迁。但这些数字堆在一起，指向的不是一个“追不上”的结论，而是一个更冷静的判断。长鑫已经过了“有没有”的阶段，正在打“贵不贵”和“稳不稳”的仗。最先进的制程被设备锁住，那就用成熟制程的规模利润去养研发，用本土市场的纵深去换时间。这条路不漂亮，不悲壮，甚至有点笨。但存储芯片的历史反复证明一件事，活到最后的从来不是最先跑到终点的人，是那个在每一轮价格周期里都没有倒下的家伙。

罗马博识