PLL 五大模块：坏在哪、影响到哪个指标
PLL 锁不住、杂散超标、噪声压不下去？先别急着调参数，先搞清楚是哪一块的锅。
调 PLL 最崩溃的不是锁不住，是锁住了却不知道问题出在哪块。
1️⃣ PFD 会死区：相位差很小时 UP/DN 脉冲太窄，电荷泵来不及打开，环路增益在零相位附近塌陷 → 近载波相噪鼓包、杂散。治法：复位路径串几百 ps 延迟把死区填平。
2️⃣ CP 电流失配：上下拉电流不相等，每个周期漏一个净电荷，周期性扰动 Vctrl → 参考杂散。失配每大 10 倍，杂散恶化 20dB，要用 cascode 电流镜 + 匹配版图压到千分之几。
3️⃣ LF 的 R 和 C 是博弈：C1 给积分环节（升 Type-II），R 给零点（救相位裕度），C2 滤毛刺但再砍一刀 PM。
4️⃣ VCO 是带外相噪天花板：Kvco 越大噪声越差、还随 PVT 漂；调谐范围和 Kvco 天生矛盾。分频比 N 每大一点，环内噪声（参考/PFD/CP/分频器）在输出端放大 20logN dB，带内相噪越差。
5️⃣ DIV 的分数分频：步进能远小于参考频率，但引入量化噪声，要 ΔΣ 整形到高频再滤掉。
工程师 模拟IC IC设计 芯片