众力资讯网

阿斯麦、台积电、英伟达,该睡不着了。7 月 13 日,上海,一家成立不到三年的公

阿斯麦、台积电、英伟达,该睡不着了。7 月 13 日,上海,一家成立不到三年的公司用 14nm 工艺造出了一颗 520TFLOPS 的 AI 芯片,没用 EUV,没用 HBM。

这家公司叫东方算芯,注册地在上海张江,2024 年 5 月 20 日才成立,账面上团队超过 500 人,估值大概 123 亿元。

真正让人多看两眼的是掌舵人,董事长兼 CEO 魏少军,清华大学集成电路学院的老面孔,做可重构计算和软件定义芯片这条路,前后摸了快 20 年。

这次带队亮相的还有副总裁郭炜,公司官网 7 月 1 日才刚上线,半个月不到就把旗舰产品端出来了,节奏不算慢。

发布会当天推出的不只是一颗芯片,还有配套的加速卡、AI 服务器、液冷超节点,一直到大规模集群方案,摆明了不是做 demo,是打算真卖真用。

当晚存储和算力相关的股票反而集体跳水,市场先是慌了一下,后来更多声音倾向于是情绪性洗盘,第二天产业链预期反而修复了不少。

这种 "利好落地反而杀跌" 的走法,在国产替代题材里已经不是第一次上演。

回到芯片本身。大模型跑起来最费劲的不是算得慢,是数据搬得慢,计算单元等存储喂数据的时间常常比真正计算的时间还长,这就是常说的存储墙。

过去几年行业默认的解法是把制程往下压,3nm、2nm 一路卷,配 EUV 光刻机,一台好几亿欧元,台积电建厂动辄几百亿美元砸进去,这条路对中国基本走不通。

东方算芯没在这条赛道上跟,走的是把计算层和存储层用晶圆级混合键合技术垂直粘在一起,互连间距压到亚微米级,单卡访存带宽做到 6.4TB/s,卡间互联再叠 900GB/s,配合软件定义架构让硬件跟着任务动态变形,不浪费算力资源。

最后交出的成绩单是,14nm 工艺、520TFLOPS,训练性能落在英伟达 A 系列和 H 系列之间。这里有个细节值得琢磨,同样是 "绕开先进制程",今年 7 月初已有清华团队被报道在做类似 3D 堆叠路线,说明这不是孤例,而是国内已经有一批人同时在这条架构创新的路上跑。

魏少军自己没把话说满,晶圆键合是一层乘一层的良率,堆得越多,良率往下掉得越快,90% 乘 90% 就剩 81%,软件生态这种东西也急不来。

厂商公布的路线图是今年四季度出 DF2000,宣称 FP8 算力冲到 4000TFLOPS,综合性能翻倍、全面对标超越 H200;2027 年四季度 DF3000 上 FP4 算力 8000TFLOPS,带宽再冲到 20TB/s。

这些数字目前都是厂商自己给出的规划预期,能不能如期兑现,得等实际流片和第三方跑分说话。
外部环境也在同时变化,美国这边对企业海外购买 AI 芯片的限制还在收紧,英伟达最新产品首当其冲。

这就让 "不靠先进制程也能追上性能" 这件事,不只是技术故事,更像是被卡脖子逼出来的一条现实出路。

以前拼的是谁制程更先进,现在多了一条赛道,比的是谁能把架构玩明白。至于阿斯麦的 EUV、台积电的先进制程溢价、英伟达的算力生态护城河,会不会真的被撬动,还得看 DF2000 这一代能不能量产落地,量产良率能不能稳住,软件生态能不能被开发者真正用起来。

牛皮吹出去容易,芯片量产爬坡这道坎,才是真正的分水岭。