众力资讯网

国产半导体+测试+材料,这段时间跟踪很多,今天核心(CCKJ)公司修复得不错。国

国产半导体+测试+材料,这段时间跟踪很多,今天核心(CCKJ)公司修复得不错。

国产算力持续跟踪很多,周一讲的今天涨幅不错。

持续跟踪这些只是想告诉大家,持续跟踪非常重要,当您持续跟踪了,你自然就知道什么时候拐点。

今天视频继续跟踪国产算力:

2025年国产算力卡迎来产业拐点,与之配套的国产高端交换芯片也进入加速突破期。2026年成为国内51.2T高端交换芯片的元年,预计2027年将进入量产放量阶段。

PCIe芯片领域已有多家本土厂商通过头部云厂商验证;Scale-out方向25.6T产品已实现量产,可通过多颗拼接满足更高带宽场景需求。

高端Scale-up芯片领域,国内尚无成熟产品可对标海外51.2T以上规格,本土厂商的51.2T单芯片产品仍处于测试迭代阶段,预计今年8月完成优化升级。

订单层面,国产25.6T交换芯片已拿到头部云厂商明确订单,全年合计需求超6万颗;51.2T产品若如期落地,全年总需求有望达到2-3万颗.

国产算力可通过超节点架构弥补单卡性能差距,持续拉动国产交换芯片需求。伴随三季度起国内超节点项目逐步落地,交换网络国产化将迎来关键窗口期。

架构迭代:配比十倍跃升,用量空间彻底打开,传统Scale-Out分布式集群中,交换芯片与GPU的配比约为120。这类架构依靠胖树组网实现大范围连接,单颗芯片可承载海量GPU流量,功能仅局限于基础报文转发,整体用量偏低。

进入Scale-Up超节点时代,机柜内集群要求GPU两两全互联、超低延迟通信,组网逻辑彻底改变。当前交换芯片与GPU的配比已提升至1:3至1:2区间,未来若向1:1演进,整体用量将达到传统架构的20倍。

继续跟踪六氟化钨(5月11号跟踪的半导体设备和封装)市场调研(7日六氟化钨调研显示,5N-7N等级现货价比长协价高出35%-37%;日本断供后韩国市场依赖国内供应商,国内头部厂商处于满载状态,扩产需周期,预计价格持续上涨)。

价格与供应情况:

六氟化钨的现货价格(1.5N、6N、7N等级)比长协价格高出35-37%,表明现货市场供需紧张。

日本断供导致韩国市场转向依赖厚成、海力士以及国内的中船特气等供应商。

供应商产能与价格趋势:

上述三家供应商(厚成、海力士/ZCTQ)均处于满载状态,扩产需时间,预计未来价格将持续上涨。

三星的主要供应商为厚成和中船特气。三星在6N及以下等级会使用中船特气(等国内产品),因为价格比厚成便宜13-14%;7N及以上等级则使用厚成。

技术差距:

国内供应商实现7N等级稳定生产预计还需一年左右,技术上存在差距。

分享一篇康宁的纪要(光波导耦合方案)预期是28年以后量产,当然有可能也量产不了,但要去跟踪这个技术。

背景与痛点

传统耦合方案(FAU+透镜):流程复杂,使用光纤阵列(FAU)搭配透镜阵列,操作复杂,且存在可维修性差、良率要求高、标准不统一等核心问题。

核心痛点:可维修性(故障需整板返修)、光学对准良率(亚微米级容差)、热膨胀导致耦合失效、生态标准化不统一。

康宁玻璃光波导方案核心原理

载体:一块玻璃。

结构:通过离子交换工艺,在玻璃内部制备一个一端宽、一端窄的渐变喇叭口光波导。

连接方式:

宽口端:匹配MT标准光纤插针接口,实现可插拔设计,光纤直接插入,无需复杂对位。

窄口端:依靠亚微米级光路通道,以压合方式和光芯片(PIC)的光口直接耦合。

核心优势:大幅简化耦合流程,实现可插拔,提升了现场可维修性。

对产业链的影响受到冲击的环节:

光纤阵列(FAU):V型槽结构将不再需要(这就是TFTX下跌的一个原因之一)。

透镜阵列:使用量会明显缩减。

传统耦合设备:需求将大幅萎缩。

保偏光纤(部分链路):光纤阵列淘汰后,相关需求会消失(这也是光纤下跌的原因之一)。

保留环节:外置光源设备仍需保留(利好CW)。

价值转移:传统耦合的技术难点和价值量,从“tftx等厂商的耦合环节”转移至“康宁等玻璃原片加工环节”。

行业长期影响:推动产业链走向自动化、半导体晶圆级加工,减少人工对位工序。

技术现状与风险

当前状态:仍处于研发概念阶段,仅在实验室完成样品验证,未大规模商用。

核心风险:

量产不确定:整套工艺稳定量产落地需要长期测试验证,不排除研发中途终止。

工艺挑战:玻璃端面抛光光滑度、光纤与波导对接工艺参数、光路损耗数值、亚微米级对位精度均存在不确定性。

标准不统一:光纤接口、芯片光口均无统一标准,导致玻璃波导结构需高度定制化,不利于规模化。

与CPO/NPO的关系:该技术更适配NPO(边缘耦合)或CPO(垂直耦合)均可,并非绝对。但核心解决了CPO最大的痛点——现场可维修性,从而间接提升了CPO的竞争力,分流了光纤阵列行业的预期收益。

边缘耦合vs. 垂直耦合

边缘耦合:插损更低(实验室数据),但性能高度依赖端面抛光与贴合精度。

垂直耦合:不占用芯片侧边平面空间,支持立体堆叠封装,能提升封装密度。