众力资讯网

如果台积电2031年还不上逻辑芯片堆叠技术,那它的晶体管密度大概率被海思反超 因

如果台积电2031年还不上逻辑芯片堆叠技术,那它的晶体管密度大概率被海思反超

因为它预计2029年量产的A14工艺晶体管密度才291,今年下半年量产的N2工艺晶体管密度260

注意台积电自14nm工艺往后全部采用3D晶体管,已经不再是2D平面,而是等效工艺制程。

今天华为发布的逻辑芯片对接技术,也是一种实现提升晶体管密度的方法,也可算等效工艺制成。

等国产EUV量产上产线,下图的密度、频率和能效性能还可提升!

麒麟2026芯片性能大幅提升烽火问鼎计划

评论列表

supercan
supercan 3
2026-05-26 16:16
逻辑折叠是芯片架构设计,不是制造工艺,别搞混了,台积电只制造不设计

劈山 回复 05-27 08:01
但是如果它自己不偷偷研究相关生产工艺,有客户突然给他相关芯片订单它也没法立即生产

千山千水千年
千山千水千年 2
2026-05-27 09:17
如果别的公司用更先进的制程采用逻辑折叠设计,性能大概率会超过华为的

诸漏寂断 回复 05-27 19:41
同时专利交到手软,不解的阳谋。

伍亮艺术陶瓷 回复 诸漏寂断 05-27 21:49
美国不承认你的专利,你就无法在中国以外收取专利费

用户10xxx42
用户10xxx42 2
2026-05-27 17:53
几年前就已经是等效了,几纳米几纳米都是自称,谁都做不到[抠鼻]漏电高温缩缸,个个暴雷。EUV并不能解决所有问题