关于理想马赫M100芯片架构，在近期发表的《M100: An Orchestrated Dataflow Architecture Powering General AI Computing》论文中有阐述分析，理想汽车 CTO 谢炎为第一作者M100采用“编排式数据流架构”，以张量为操作单元，编译器提前规划数据移动路径，绕过传统GPU的缓存搬运瓶颈。芯片5nm车规级，单颗1280 TOPS，双芯方案下理想L9整车算力2560 TOPS，有效算力为英伟达Thor-U的3-6倍。架构与自研Mind VLA-o1大模型深度耦合，端到端延迟200-300ms。（图片为AI生成）理想马赫100芯片理想cto称马赫100只达成目标的60%