5月27日晚，甬矽电子发布12亿元规模的向不特定对象发行可转换公司债券预案，将加码异构先进封装并瞄准Chiplet所需核心技术实现量产。预案显示的募资用途来看，甬矽电子拟募资不超过12亿元，其中9亿元拟用于多维异构先进封装技术研发及产业化项目建设，3亿元则用于补充流动资金及偿还银行借款。

甬矽电子晶圆级扇入型封装技术已研发成功，并在2023年实现技术开发及量产，形成一站式交付能力。不过，在更为关键的扇出型封装（Fan-out）、2.5D/3D方面，甬矽电子此前一直“只见其声”。

甬矽电子表示，该公司在先进晶圆级封装技术方面已有一定的技术储备，包括对先进制程晶圆进行高密度、细间距重布线的技术（RDL）、晶圆凸块技术（Bumping）、扇入（Fin-in）技术等。同时，公司还在积极开发扇出（Fan-out）封装、蚀刻技术等晶圆级多维异构封装技术，并已取得了部分发明专利。

据该公司在今年4月接受机构调研时表示，目前其Fan-out技术研发进展顺利；在2.5D/3D领域，已经进行了相关技术的分析和调研，二期厂房交付、Bumping项目实施，为公司后续开展2.5D/3D封装奠定了工艺基础，预计于2024年下半年通线并具备小批量生产能力，同时公司也在与一些客户保持交流。

甬矽电子今年5月预计，今年预计资本开支在25个亿左右。

有关注半导体产业的二级市场投资人士向《科创板日报》记者表示，自去年证监会出台再融资改革举措后，市场对今年A股公司——尤其是业绩波动较为明显的上市企业，成功实施再融资的前景表示担忧。

今年以来，科创板共有6家公司再融资获交易所受理，相对去年8月至去年11月的“空窗期”，节奏稍有提速，但同比去年第一、二季度的数量出现明显下降。

长期以来，主流系统级单芯片（（SoC）都是将多个负责不同计算任务的计算 单元，通过光刻的形式制作到同一片晶粒上。然而，随着晶圆制程先进度的提升， 系统级单芯片的实施成本大幅上升：一方面，先进制程晶圆的研发成本不断增加， 随着制程从 28nm 制程演变到 5nm，单次的研发投入从 5000 万美元增至 5 亿美 元以上；另一方面，先进制程芯片的良率随着晶粒面积增加而大幅下降。

在这种情况下，小芯片（或小芯粒）组技术（Chiplet） 成为集成电路行业突破晶圆制程桎梏的重要技术方案。同将全部功能集中在一颗晶粒上相反，Chiplet 方案是将大型系统级单芯片划分为多个功能相同或者不同 的小晶粒，每颗晶粒都可以选择与其性能相适应的晶圆制程，再通过多维异构封 装技术实现晶粒之间互联，在降低成本的同时获得更高的集成度。因此，多维异构封装技术是实现 Chiplet 的技术基石，其主要包括硅通孔技术（TSV）、扇出型封装（Fan-Out）、2.5D/3D 封装等核心技术。

在高算力芯片领域，采用多维异构封装技术的 Chiplet 方案具有显著优势：首先，Chiplet 缩小了单颗晶粒的面积，提升了整体良率、降低了成产成本，同时 降低了高算力芯片对先进晶圆制程的依赖；其次，采用 Chiplet 方案的算力芯片升级时可只升级核心晶粒，非核心部分沿用上一代设计，大幅缩短芯片开发周期；最后，Chiplet 可以采用同质扩展的方式，通过对计算核心“堆料”的方式，迅速突破芯片面积限制，达到更高算力。

甬矽电子表示，公司在先进晶圆级封装技术方面已有一定的技术储备。同时，公司还在积极开发扇出（Fan-out）封装、蚀刻技术等晶圆级多维异构封装技术，并已取得了部分发明专利。

免责声明：

1、本号不对发布的任何信息的可用性、准确性、时效性、有效性或完整性作出声明或保证，并在此声明不承担信息可能产生的任何责任、任何后果。

2、 本号非商业、非营利性，转载的内容并不代表赞同其观点和对其真实性负责，也无意构成任何其他引导。本号不对转载或发布的任何信息存在的不准确或错误，负任何直接或间接责任。

3、本号部分资料、素材、文字、图片等来源于互联网，所有转载都已经注明来源出处。如果您发现有侵犯您的知识产权以及个人合法权益的作品，请与我们取得联系，我们会及时修改或删除。