文：王世权 编辑：练怡萍

2024年5月22-23日，由雅时国际（ACT International）主办，国家第三代半导体技术创新中心（苏州）、宽禁带半导体国家工程研究中心、宽禁带半导体器件与集成技术全国重点实验室、国家集成电路特色工艺及封装测试创新中心承办2024-半导体先进技术创新发展和机遇大会苏州狮山国际会议中心成功举办，冯明宪博士受邀参加“CHIP China晶芯研讨会”分论坛，并作主题报告：CoWoS：技术、生态与投资。

CoWoS技术作为目前先进AI算力芯片一致采用的封装技术，是提升AI算力芯片性能提升、产能释放、市场竞争力的最重要因素之一，因此冯明宪博士依据亚太芯谷科技研究院提出的CoWoS分析架构，从哲学、技术、产业/生态、资本、国家/地区五个维度对CoWoS技术进行系统解析，下面与大家分享报告的主要内容：

2023年初，以ChatGPT为代表的AIGC引发AI计算中心需求井喷，英伟达、AMD等公司的高性能GPU、CPU成为了新一轮AI掘金热的硬通货，其市场需求持续攀升，这些芯片主要采用了台积电独家拥有的CoWoS封装技术。随着市场需求爆发式增长，自2023年6、7月份开始，台积电就不断传出CoWoS封装产能告急的声音，除英伟达、AMD外，其他自研先进AI算力芯片的厂商，如亚马逊AWS、博通、思科和赛灵思等公司也都加入了对台积电的先进封装产能争夺中，台积电因此不断加大CoWoS封装投资扩大产能，与此同时其部分订单需求也外溢到日月光封测，然而产能缺口仍然较大，CoWoS封装产能成为AI发展的主要瓶颈之一。

亚太芯谷科技研究院也于同一时期开启了CoWoS封装技术的研究，并提出“CoWoS技术是新时代的王者”的初步判断，这一判断是基于CoWoS技术的结构原理与研究院提出的哲学与器件发展理论相吻合。随着研究的持续深入，基于哲学、器件、技术/产业、资本、国家/地区五个维度的分析架构也逐渐完善，由此理论与实践形成了统一。

“致广大而尽精微，极高明而道中庸”是四书“中庸”一书中兼具道学与科学双重意涵的精句，他的前句是“君子尊德性而道问学”，后句是“温故而知新，敦厚以崇礼”，强调“苟不治德，治道不凝焉”，突显在儒家道统传续中，中庸是一个人修身养性、尊德修道以至修家治国、内圣外王的最高依循法则和境界，因此中庸之道也成为儒家道统千百年来在教导约束国人为人处世的普世准则。

另外，中庸之道也在近代自然科学兴起及工业革命演进的推衍进程中，依然保持其普遍适用及道行兼顾的价值，同时有与时俱进及历久弥新的趋势。更有进者，中庸之道除在哲学、理学及为人处世范畴中具理论指导性及践行价值性外，作为数位科技及半导体产业的科技投资团队，我们也发现“致广大而尽精微，极高明而道中庸”的思维逻辑及辩证法则似乎也适用在数位科技及半导体的竞争逻辑及发展轨迹上。

过去半导体产业约60年的发展进程，实质上也是不断追求高性能、高效率、低成本及低能耗半导体产品的进程。Gordon Moore在1965年发表论文“Cramming more components onto integrated circuits”，在文中首次提出了著名的摩尔定律，但也提出无论是从技术角度或是成本角度，单一芯片的晶体管数量是不可能无限增加的。随着制程细微化的进程，从60年前的几十微米到即将到来的1纳米，芯片在制程精细化方面已缩小几万倍。时至今日，半导体制程及产品的发展过程中大型芯片的设计成本与先进晶圆厂的建造投入，已是一般公司或半导体产业后进地区及国家都难以担负，因此产生了巨大的进入障碍。同时，单位生产成本也不会随着制程细微化而不断地降低，大约在28纳米到16纳米间达到单位生产成本的最低值，因此 Gordon Moore在1965年的论文中指出的“用较小的功能构建大型系统更为经济，这些功能是单独封装及相互连接的”，也凸显Gordon Moore对半导体器件功能及半导体产业发展进程中系统整合化的“致广大”在摩尔定律发表约60年后启动发展的预见性及前瞻性判断力。但Gordon Moore这个预见也因其所处的数字产业阶段的孕育期及产业系统与生态圈还在不断的发展的原因，而并未能预见约60年后的随着“制程细微化”不断地往细微化推进，摩尔定律也开始面临极限化的困境与挑战。

另一方面，随着系统整合化“致广大”的异构异质集成（HI，Heterogeneous Integration）技术发展，包含英特尔、三星、AMD、英伟达、苹果、台积电、日月光、长电、通富微等半导体巨头，以及后续的新创公司如雨后春笋般的成立，全世界的半导体领域的新老从业者都期盼见证后摩尔时代的发展伟业，同时也都勇敢地投入到这场半导体产业发展的历史性变革——从制程器件模组及系统整体产业链的“解构——再整合——新结构”的历史性发展机遇，而中国先贤及经典典籍中所提出的“致广大而尽精微，极高明而道中庸”的思维以及智慧，不尽在哲学、理学及道学中修习，更有其颠簸不破的精神文明真理性。在预见了几千年后的数位科技及半导体产业的发展轨迹，不管“致广大”或“尽精微”的发展都有其局限性，而要达到真的极高明境界，一定要取中庸之道，秉承“致广大”及“尽精微”的双重属性及优势，才更能推进物质器皿技术及产业的不断精进发展。

因此，全球半导体产业发展实质进入了由强调系统整合化的“致广大”及强调制程细微化的“尽精微”的双轨推动的发展模式。

异构异质集成（HI，Heterogeneous Integration），一般可以分为异构（HeteroStructure）集成和异质（HeteroMaterial）集成两大类。其中，HeteroStructure Integration（异构集成）主要指将多个不同工艺节点单独制造的芯片封装到一个封装内部，以增强功能性和提高性能，可以对采用不同工艺、不同功能、不同制造商制造的组件进行封装。例如将不同厂商的7nm、10nm、28nm、45nm的硅材质小芯片通过异构集成技术封装在一起。HeteroMaterial Integration（异质集成）是指将不同材料的半导体器件集成到一个封装内，可产生尺寸小、经济性好、灵活性高、系统性能更佳的产品。如将Si、GaN、SiC、InP生产加工的芯片通过异质集成技术封装到一起，形成不同材料的半导体在同一个封装形式内协同工作的场景。

因此，异构异质集成（HI，Heterogeneous Integration）是半导体致广大概念表现形式，不断微缩的先进制程则是尽精微概念的表现形式，CoWoS技术则代表着两者之间的动态平衡，既是异构异质集成概念的先进封装形式，又整合了最先进制程的逻辑芯片，从而实现当前最强的AI算力芯片性能，因此可以认为是致中庸的表现形式。

全球半导体器件结构的发展可认为有四个关键节点：

（1）1947年12月，贝尔实验室的约翰·巴丁、沃尔特·豪泽·布喇顿在威廉·肖克利的指导下共同发明了点接触形式的双极性晶体管，这个晶体管是将两条具有尖锐端点的金属线与锗衬底（germanium substrate）形成点接触（point contact），它的出现改变了整个电子工业及人类的生活方式。

（2）1948年，肖克利发明了采用结型构造的双极性晶体管，在其后的大约三十年时间内，这种器件是制造分立元件电路和集成电路的不二选择。

（3）1959年，贝尔实验室的M. M. （John） Atalla（约翰·阿塔拉）和Dawon Kahng（江大原）开发出了第一款成功的绝缘栅场效应管（IGFET），它能克服表面态效应使电场能够深入半导体材料，这是肖克利等人长久以来梦寐以求的。在研究热生长硅氧化层的过程中，他们发现在金属层（M–栅），氧化层（O–绝缘）和硅层（S–半导体）的结构中，这些“表面态”会在硅和其氧化物的交接处大大降低。这样， 加在栅上的电场能通过氧化层影响硅层，这就是MOS名称的由来。由于原始的MOS器件速度偏慢，且未能解决电话设备中所面临的问题，这项研究被停了下来。但江大原在其1961年的一则备忘中提到了其易于制造和在集成电路中应用的可能性。

而仙童和美国无线电公司（RCA）的研究人员也意识到了这些优点。1960年卡尔·蔡宁杰（Karl Zaininger）和查尔斯·默勒在RCA制造出了MOS晶体管，萨支唐（C. T. Sah） 也在仙童造出了带控制极的MOS四极管。接着，1962年弗雷德·海曼（Fred Heiman）和史蒂文·霍夫施坦（Steven Hofstein）在RCA做出了集成16个晶体管的实验器件。

MOS晶体管的导通区域要么是P型（使晶体管成为P沟道器件），要么是N型（使晶体管成为N沟道器件）材料，N型更快，但更难生成。MOS器件在1964年进入商业市场。通用微电子（General Microelectronics）和仙童分别推出了P沟道器件GME 1004和FI 100，用于逻辑和开关应用。RCA则推出了用于信号放大的N型晶体管3N98。

（4）2012年，台积电在与赛灵思合作推出Virtex-7 HT系列FPGA的过程中（由4颗28nm FPGA芯片并排安装在硅中介层）开发了TSV、μBump及RDL技术，并将这一系列技术命名为CoWoS（Chip-on-Wafer-on-Substrate）。但由于价格昂贵，只有赛灵思使用，后面为了拿下苹果这个客户，台积电开又发出了一种精简的设计，能够将CoWoS结构尽量简化，并且价格压到原来的五分之一，这个技术就是后来的InFO技术。

自此，台积电的先进封装分成了两部分，更为经济的InFO封装技术，成为以苹果为代表的手机客户采用的首选。而CoWoS技术则专注于高阶客户市场，并在随后的AI算力芯片市场大放异彩。

总的来看，在1950年代和1960年代，锗晶体管的使用多于硅晶体管。相对于硅晶体管，锗晶体管的截止电压更小，通常约0.2伏特，这使得锗晶体管适用于某些应用场合。在晶体管的早期历史中，曾有多种双极性晶体管的制造方法被开发出来。然而，锗晶体管的一个主要缺点是它容易产生热失控。由于锗的禁带宽度较窄，并且要稳定工作则要求的温度相对硅半导体更严，因此大多数现代的双极性晶体管是由硅制造的。采用硅材料的另一个重要原因是硅在地球上的储量比锗丰富得多（仅次于氧）。

后来，人们也开始使用以砷化镓为代表的化合物来制造半导体晶体管。砷化镓的电子迁移率为硅的5倍，用它制造的晶体管能够达到较高的工作频率。此外，砷化镓热导率较低，有利于高温下进行的加工。化合物晶体管通常可以应用于高速器件。双极性晶体管能够提供信号放大，它在功率控制、模拟信号处理等领域有所应用。此外，由于基极-发射极偏置电压与温度、电流的关系已知，双极性晶体管还可以被用来测量温度。根据基极-发射极电压与基极-发射极和集电极-发射极电流的对数关系，双极性晶体管也能被用来计算对数或求自然对数的幂指数。

随着人们对于能源问题的认识不断加深，场效应管（如CMOS）技术凭借更低的功耗，在数字集成电路中逐渐成为主流，双极性晶体管在集成电路中的使用由此逐渐变少，当今99%以上的微芯片使用MOS晶体管。

而随着先进制程逐渐接近物理极限，单一MOSFET器件结构的半导体性能提升也逐渐达到一个瓶颈状态。而采用异构异质集成（HI，Heterogeneous Integration）原理的CoWoS结构逐渐被大家认可，并在高阶芯片中应用，从而在先进制程发展放缓的背景下实现更高性能。因此我们认为CoWoS是半导体器件结构发展的第四个关键节点，并在未来的很长一段时间内影响半导体产业发展进程。

（未完待续）