按照现在的面积看，所谓的未来2纳米制程的物理尺寸，现在看起来就是12纳米芯片的标准，然后之前英特尔一直是14nm++++的思路，然后面也改变思路了，芯片一下就进步了。其实现在很多厂家说的就是自己认为的标准，有一个参考的东西很有意思。
7纳米的事是这样的，台积电密度是91.2，7+是96.5，然后英特尔的10纳米是100.8，三星7纳米是101.2，台积电6纳米制程是107.6，所以你看看这几家的芯片的密度，在所谓的7纳米制程下，是不是完全不一样，那么到底是谁的对？只能说都是自己说的，这些甚至和英特尔的10纳米一样呢。
芯片的集成密度，基本上能代表工艺的水平，单位面积的芯片晶体管密度越多，理论上性能越强，制程越先进。其实现在的芯片，所谓的3纳米，真的就相当于他们自己之前定的标准14纳米，基本上都是芯片厂家自己的标准了。信和不信，反正是有进步的，只能说比之前有进步，可是你看看7纳米的台积电和英特尔的10纳米差多少，虽然可能英特尔对euv不是那么喜欢。
